聯(lián)華電子與全球電子設(shè)計(jì)創(chuàng)新領(lǐng)導(dǎo)廠商益華計(jì)算機(jī)(Cadence Design Systems, Inc.)于2月1日共同宣布以Cadence Integrity? 3D-IC平臺(tái)為核心的3D-IC參考流程，已通過(guò)聯(lián)電芯片堆棧技術(shù)認(rèn)證，助力產(chǎn)業(yè)加快上市時(shí)間。
聯(lián)電的混合鍵合解決方案已準(zhǔn)備就緒，可整合廣泛、跨制程的技術(shù)，支持邊緣人工智能(AI)、圖像處理和無(wú)線通信等終端應(yīng)用的開(kāi)發(fā)。雙方此次在晶圓對(duì)晶圓堆棧技術(shù)上的合作，采用聯(lián)電40奈米低功耗(40LP)制程，以Cadence Integrity 3D-IC平臺(tái)驗(yàn)證了該設(shè)計(jì)流程中的關(guān)鍵3D-IC功能，包括系統(tǒng)規(guī)劃和智能凸塊(bump)的創(chuàng)建。Cadence的Integrity 3D-IC平臺(tái)為業(yè)界首創(chuàng)的全面3D-IC解決方案，可將系統(tǒng)規(guī)劃、芯片與封裝實(shí)現(xiàn)以及系統(tǒng)分析整合在單一平臺(tái)上。
聯(lián)電組件技術(shù)開(kāi)發(fā)及設(shè)計(jì)支持副總經(jīng)理鄭子銘表示：“過(guò)去一年，我們的客戶在不犧牲設(shè)計(jì)面積或增加成本的情況下，尋求設(shè)計(jì)效能的提升方法，讓業(yè)界對(duì)3D-IC解決方案的興趣大為提升。成本效益和設(shè)計(jì)可靠度的提升是聯(lián)電混合鍵合技術(shù)的兩大主軸，同時(shí)也是此次與Cadence合作所創(chuàng)造的成果與優(yōu)勢(shì)，未來(lái)將可讓共同客戶享受3D設(shè)計(jì)架構(gòu)所帶來(lái)的優(yōu)勢(shì)，同時(shí)大幅減省設(shè)計(jì)整合所需時(shí)間?！?/section>
Cadence數(shù)字與簽核事業(yè)群研發(fā)副總裁Don Chan表示：“隨著物聯(lián)網(wǎng)、人工智能和5G應(yīng)用的設(shè)計(jì)復(fù)雜性不斷增加，晶圓對(duì)晶圓堆棧技術(shù)的自動(dòng)化對(duì)芯片設(shè)計(jì)工程師來(lái)說(shuō)日益重要。Cadence 3D-IC設(shè)計(jì)流程及Integrity 3D-IC平臺(tái)已經(jīng)優(yōu)化，結(jié)合聯(lián)電的混合鍵合技術(shù)，為客戶提供全面的設(shè)計(jì)、驗(yàn)證和實(shí)現(xiàn)解決方案，讓客戶能自信地創(chuàng)建和驗(yàn)證創(chuàng)新的3D-IC設(shè)計(jì)，同時(shí)加快上市時(shí)間?！?/section>
此參考流程以Cadence Integrity 3D-IC平臺(tái)為核心，建立在高容量、多技術(shù)分層的數(shù)據(jù)庫(kù)上。該平臺(tái)可針對(duì)完整3D設(shè)計(jì)項(xiàng)目，將設(shè)計(jì)規(guī)劃、實(shí)現(xiàn)和系統(tǒng)分析，統(tǒng)整在一個(gè)管理平臺(tái)中。在設(shè)計(jì)初期，即可針對(duì)3D堆棧中的多個(gè)小芯片一并進(jìn)行熱完整性、功耗和靜態(tài)時(shí)序設(shè)計(jì)和分析。參考流程還支持系統(tǒng)層級(jí)、針對(duì)連接精確度的布局驗(yàn)證(LVS)檢查、針對(duì)覆蓋占比和對(duì)齊度檢查的電氣規(guī)則檢查(ERC)，以及針對(duì)3D堆棧芯片設(shè)計(jì)結(jié)構(gòu)中熱分布的熱分析。
除了Integrity 3D-IC平臺(tái)，Cadence 3D-IC流程還包括Innovus?實(shí)現(xiàn)系統(tǒng)、Quantus?萃取解決方案、Tempus?時(shí)序簽核解決方案、Pegasus?驗(yàn)證系統(tǒng)、Voltus? IC電源完整性解決方案，以及用于系統(tǒng)分析的Celsius?熱求解器。
原文始發(fā)于微信公眾號(hào)（艾邦半導(dǎo)體網(wǎng)）：聯(lián)華電子與Cadence共同開(kāi)發(fā)3D-IC混合鍵合(hybrid-bonding)參考流程
