回顧過去五六十年，先進(jìn)邏輯芯片性能基本按照摩爾定律來提升。提升的主要?jiǎng)恿碜匀龢O管數(shù)量的增加來實(shí)現(xiàn)，而單個(gè)三極管性能的提高對(duì)維護(hù)摩爾定律只是起到輔佐的作用。隨著SOC的尺寸逐步逼近光罩孔極限尺寸(858mm2)以及制程的縮小也變得非常艱難且性價(jià)比遇到挑戰(zhàn), 多芯片封裝技術(shù)來到了舞臺(tái)的中心成為進(jìn)一步提升芯片性能的關(guān)鍵。覆晶鍵合技術(shù)已然成為先進(jìn)多芯片封裝最重要的技術(shù)之一。盡管某些基于晶圓級(jí)或者面板級(jí)扇出型封裝的工藝流程可以不用到覆晶封裝，但是這個(gè)技術(shù)方向有其自己的應(yīng)用局限性。比如其目前量產(chǎn)重布線層的層數(shù)大多在五層以內(nèi)，使其不太適合服務(wù)器芯片的封裝。如今最常見的基于焊球的覆晶鍵合封裝技術(shù)一共有三種：回流焊（mass reflow）, 熱壓鍵合（Thermo Compression Bonding or TCB）和激光輔助鍵合（Laser Assisted Bonding, or LAB）。基于銅銅直接鍵合的覆晶封裝不在這個(gè)文章的討論重點(diǎn)，我們會(huì)在后續(xù)的文章中討論目前最具希望能進(jìn)一步縮小的bump間距（bump pitch scaling down）的方法，比如混合鍵合（Hybrid bonding）和銅銅直接熱壓鍵合等等。
表一在high level總結(jié)了這三種基于焊球的覆晶鍵合封裝技術(shù)的優(yōu)缺點(diǎn)。 可以看到?jīng)]有一種鍵合方式是完美的。對(duì)于某個(gè)產(chǎn)品來說，任務(wù)是要找到最合適的鍵合方法。作為本文的重點(diǎn)，熱壓鍵合最大的優(yōu)勢(shì)是對(duì)die和基板（可以是substrate, another die or wafer or panel）的更為精準(zhǔn)的控制。
?
|
覆晶鍵合方法 |
回流焊 |
熱壓鍵合 |
激光輔助鍵合 |
|
優(yōu)勢(shì) |
1.Throughput高 2. 加工成本相對(duì)低 3. 有自校正（self ?alignment） |
1. 有Die曲翹控制 2. 有基板曲翹控制 3. Chip ?gap variation小，且可調(diào)控 4. Bump ?pitch可以接近10um |
1. 有基板曲翹控制 2. 加工成本相對(duì)熱壓鍵合低 3. 有自校正（self ?alignment） 4. Throughput相對(duì)熱壓鍵合高 |
|
劣勢(shì) |
1. 無Die曲翹控制 2. 無基板曲翹控制 3. 通常留有因熱力學(xué)效應(yīng)產(chǎn)生的高應(yīng)力 4. Bump ?pitch通常要求大于60um 5. Chip ?gap height variation大 |
1. Throughput低 2. 加工成本相對(duì)高 3. 通常無自校正（self ?alignment） |
1. 無Die曲翹控制 2. Bump ?pitch通常要求相對(duì)較大 3. Chip ?gap height variation大 |
表一：基于焊球的覆晶鍵合技術(shù)
接下來我們著重討論一下高端的邏輯芯片的鍵合方式為什么逐步從回流焊鍵合過渡到熱壓鍵合。我們會(huì)在另一篇文章里著重討論激光輔助鍵合。圖一（a）給出了一種常見的回流焊芯片鍵合流程。先將芯片上的bumps沾上助焊劑（flux）或者在基板上的C4 (controlled-collapse chip connection)區(qū)域噴上定量的助焊劑。然后用貼片設(shè)備將芯片相對(duì)比較精準(zhǔn)地放到基板上。然后將芯片(die)和基板整體放到一個(gè)回流焊爐子里。常見的回流焊的溫度控制由圖一（b）給出。整個(gè)回流焊的時(shí)間通常在5到10分鐘。雖然時(shí)間很長，但因?yàn)檫@是批量處理，一個(gè)回流焊爐同時(shí)可以容納非常大量的加工產(chǎn)品。所以整體的吞吐量還是非常高的，通常可以達(dá)到每小時(shí)幾千顆芯片的產(chǎn)量，或者更高。根據(jù)所使用的回流錫膏的種類，回流溫度的峰值一般控制在240oC到260oC。在回流鍵合后通常我們需要去除助焊劑和加CUF (Capillary Underfill毛細(xì)管底部填充料)來填充bump之間的空隙來提供產(chǎn)品的可靠性。常見的回流焊過程中，我們不對(duì)芯片和基板做過多限制。這導(dǎo)致芯片和基板的曲翹得不到有效的控制，使得在芯片與基板之間的距離（chip gap height）在芯片面下的變化非常大。過大的曲翹導(dǎo)致NCO（noncontacted opening 虛焊）和SBB（solder ball bridging 橋接）這兩類最為常見的缺陷。基于回流焊的復(fù)雜多芯片鍵合的良品率可能非常的低，使得回流焊不再是最合適的鍵合方式?；亓骱感酒I合的良品率跟諸多因素有關(guān)，常見的有芯片大小和厚度，bump間距（pitch），基板的厚度，熱膨脹系數(shù)（CTE）的不匹配（mismatch），如圖二所示。同時(shí)bump pitch的進(jìn)一步減小也進(jìn)一步增加SBB的概率。另外值得指出的是，即使沒有發(fā)生NCO和SBB缺陷，過大的chip gap height變化和過大的曲翹對(duì)下游的封裝步驟也帶來了巨大的挑戰(zhàn)。
?
圖一：常見的回流焊芯片鍵合流程
圖二：常見的回流焊芯片鍵合的良品率和芯片大小和厚度的關(guān)系
我們將在下一篇深入討論熱壓鍵合的細(xì)節(jié)及發(fā)展方向。敬請(qǐng)關(guān)注公眾號(hào)。歡迎訪問艾邦半導(dǎo)體網(wǎng)：www.ab-sm.com。
Reference
[1]3D Microelectronic Packaging,? From Architectures to Applications, Springer
[2]A. Eitan, K.Hung, in Conference Proceedings from the 65th Electronic Components and
Technology Conference (ECTC) (2015)
[3] Die Attach Equipment Market Report 2019 Market and Technology Yole Report
[4]S. Lau, Thermo-compression bonding for fine-pitch copper pillar flip chip interconnect, in SEMICON Advanced Packaging Symposium
[5]J.L. Aw, et al. Thermal compression bonding with non-conductive adhesive of 30 um pitch Cu pillar micro bumps on organic substrate with bare Cu bondpads, in 2014 IEEE 16th Electronics Packaging Technology Conference (EPTC) (2014)
[6] S. Lee, Fundamentals of thermal compression bonding technology and process materials for 2.5/3D packages. 57, 157–203 (2017)
原文始發(fā)于微信公眾號(hào)（艾邦半導(dǎo)體網(wǎng)）：先進(jìn)封裝芯片鍵合之熱壓鍵合介紹（1）