英特爾重返巔峰的雄心壯志

作為全球最大的半導(dǎo)體制造商之一，英特爾從1968年成立以來取得了輝煌的成就。英特爾的“燈燈燈燈”廣告旋律深入人心，一度成為最高端處理器的代名詞。英特爾也曾經(jīng)犯過許多重大戰(zhàn)略決策錯誤。其中包括其專注于提高其芯片的時鐘速度和性能，而忽視了對功耗和熱管理的重視，這給競爭對手，比如AMD提供了機會來推出更具能效和性價比的產(chǎn)品。再者在智能手機和平板電腦市場快速發(fā)展的時候，英特爾錯失了機會，未能進入移動市場并推出與競爭對手相媲美的產(chǎn)品。近年來英特爾又未能及時跟進一些新興技術(shù)的發(fā)展，例如人工智能和深度學(xué)習(xí)，而讓英偉達和AMD搶占了絕大部分市場。

然而如今英特爾落后的半導(dǎo)體制造能力和產(chǎn)品性能則是由另一個重大的戰(zhàn)略決策失誤而導(dǎo)致的，那就是沒有及時研發(fā)量產(chǎn)使用EUV。英特爾的14nm制程還是在使用基于DUV光刻機的多重曝光，嚴(yán)重推遲了使用EUV的時間表。諷刺的是，早在20世紀(jì)90年代初期，時任CEO的Andy Grove就決定開始投資EUV的早期研發(fā)。然而，在之后EUV光刻技術(shù)的發(fā)展中，英特爾也遇到了很多挑戰(zhàn)，包括設(shè)備可靠性、缺陷密度和良率等問題。這也在一定程度上使得繼任英特爾CEO Brian Krzanich對EUV不是那么青睞。反觀競爭對手，臺積電在2019年推出了首個基于EUV技術(shù)的7納米芯片。隨后，臺積電繼續(xù)向更先進的EUV技術(shù)方向發(fā)展并在2020年推出了基于EUV技術(shù)的5納米芯片，這使得臺積電成為了全球首家商用5納米芯片的生產(chǎn)商。三星更是在2018年年底推出了首個基于EUV技術(shù)的7納米芯片，并在2019年試產(chǎn)基于EUV技術(shù)的5納米芯片。那時英特爾的研發(fā)工程師們還在苦于使用DUV通過多重曝光來實現(xiàn)14nm+++工藝。當(dāng)然這里需要指出的是英特爾的14nm并不是像節(jié)點命名那樣落后臺積電和三星的5nm三代。從晶體管密度的角度來講，英特爾的14nm工藝相當(dāng)于臺積電的大約10nm工藝。這是因為不同制造商的工藝命名標(biāo)準(zhǔn)不同，半導(dǎo)體工藝節(jié)點名稱并不等同于實際晶體管的尺寸，而只是一種代表制造工藝技術(shù)成熟程度的標(biāo)準(zhǔn)。例如，英特爾的14nm工藝代表的是晶體管密度和臺積電的10nm工藝相當(dāng)。英特爾10nm工藝等同于臺積電的7納米工藝已經(jīng)不是什么秘密了。英特爾在2017年還專門發(fā)文，指出半導(dǎo)體工藝在命名上混亂的狀況，暗示競爭對手不誠實。筆者認為晶體管密度比工藝名稱更能準(zhǔn)確地反映芯片的性能。晶體管密度是指在芯片上單位面積上能夠容納的晶體管數(shù)量。較高的晶體管密度通常意味著更高的集成度和更強大的計算能力。圖一給出了各個廠家不同工藝節(jié)點的晶體管密度，可以看出在同一的工藝節(jié)點名稱下，英特爾的晶體管密度要高一些。英特爾發(fā)現(xiàn)嚴(yán)謹并沒有用，反而給消費者留下一個工藝落后的壞印象，于是在2021就將自己的工藝節(jié)點重新命名，改為intel 7、intel 4、intel 3，20A和18A等，正式加入臺積電和三星一起來玩這場營銷游戲。如圖二所示，英特爾提出各個節(jié)點之間的性能提升和量產(chǎn)時間節(jié)點。

然而無論如何，在最先進制程英特爾制程落后于臺積電和三星已經(jīng)成為不爭的事實。盡管時任CEO的Bob Swan也意識到英特爾需要盡快擺脫半導(dǎo)體制造制程落后的局面。但是其CFO出身的背景使其很難痛下決心大幅加大研發(fā)投入，因為這將對公司財報短期產(chǎn)生重大不利影響。這一僵局直到現(xiàn)任CEO Pat Gelsinger在2021年2月接任后才得以大幅改觀。Gelsinger新官上任三把火，對公司戰(zhàn)略層面做出了幾個重大的改變。其中之一就是加大研發(fā)投入，推出了四年內(nèi)研發(fā)五個硅制程的計劃，以及大力推進先進封裝研發(fā)。第二就是要轉(zhuǎn)型為IDM型的公司，旨在加強英特爾在制造和封測領(lǐng)域的綜合競爭力，與其他芯片制造商合作，利用英特爾的制造能力為其他公司代工。英特爾已經(jīng)與聯(lián)發(fā)科，ARM，亞馬遜等簽訂了合作代工協(xié)議。

接著英特爾也加大了對基于EUV光刻的半導(dǎo)體制程的研發(fā)投入，追加引進了多臺EUV光刻機。同時英特爾還爭取到早于臺積電和三星成為第一家使用高數(shù)值孔徑EUV光刻機的半導(dǎo)體廠商。在2021年，英特爾宣布其高數(shù)值孔徑EUV光刻機在位于亞利桑那州的Fab工廠投入生產(chǎn)（本文作者就曾住在離英特爾Fab不到2公里），并開始生產(chǎn)使用該技術(shù)的芯片。高數(shù)值孔徑EUV技術(shù)是一種新型的半導(dǎo)體制造技術(shù)，使用更高的數(shù)值孔徑的EUV來制造更高精度的芯片。關(guān)于光刻機我們以后會推出專門的文章介紹細節(jié)。

為了重返領(lǐng)導(dǎo)地位，類似于中國制造2025，英特爾也提出了一個英特爾制造2025。圖一顯示了英特爾半導(dǎo)體制程和先進封裝從2021到2025年的技術(shù)路線圖。英特爾相信它可以遵循一種積極的戰(zhàn)略來匹配甚至超越其代工競爭對手，同時開發(fā)新的包裝產(chǎn)品并為外部客戶開展代工業(yè)務(wù)。

目前英特爾已經(jīng)基于Intel 7量產(chǎn)消費級處理器的Alder Lake和數(shù)據(jù)中心處理器Sapphire Rapids。Intel 7是在英特爾10nm superfin工藝的基礎(chǔ)上，每瓦性能將提供10~15%。但是其還是使用DUV光刻。Intel 4, 之前稱為英特爾7nm工藝，將是其第一次使用EUV光刻技術(shù), 相比于Intel 7工藝，是一個全節(jié)點的工藝進步，每瓦性能提升了20%。基于此工藝，英特爾將于2023和2024量產(chǎn)Meteor Lake。Meteor Lake也是繼Lakefield 2018年demo后第一次使用Foveros 3D封裝技術(shù)大規(guī)模量產(chǎn)。Intel 3則是首先被應(yīng)用到服務(wù)器芯片Granite Rapids和Sierra Forest。Intel 3，用來對標(biāo)臺積電的N3工藝制程，相比于Intel 4每瓦性能提高約18%。英特爾稱將在2024年下半年推出基于RibbonFET的Intel 20A工藝制程，這是英特爾第一次從FinFET轉(zhuǎn)向全環(huán)繞柵極晶體管(GAAFET)。英特爾希望憑借Intel 20A能和臺積電屆時的最先進制程N2工藝平起平坐。從臺積電透露的消息，N2工藝將于英特爾希望在2025年成為第一家使用高數(shù)值孔徑（0.55）的EUV來量產(chǎn)Intel 18A工藝（另一說英特爾在20A工藝就會用到高數(shù)值孔徑EUV），進而重新奪回失去多年的最先進半導(dǎo)體制程的領(lǐng)導(dǎo)地位。

英特爾也預(yù)期在2024年量產(chǎn)的20A工藝?yán)镆M另一項重要的技術(shù)，Power Vias。高端處理器里有十幾層或者更多的金屬互聯(lián)層來實現(xiàn)處理器不同部分，計算單元，緩存，IO接口等之間的互聯(lián)。從M0金屬層到bump層金屬的尺寸越來越大。作為power delivery的金屬互聯(lián)網(wǎng)絡(luò)跟用于傳輸信號的transmission line搶占芯片正面有效的空間，使得兩者都難以得到優(yōu)化。英特爾預(yù)期Power Vias技術(shù)將很大程度上解決這一問題。借助Power Vias技術(shù)，用于傳輸信號的transmission lines還是一樣集成到芯片的正面，而power delivery nets在相當(dāng)程度上可以做到晶體管的另一側(cè)。Power vias，transistor和high speed IO互聯(lián)層形成一個類似于三明治的結(jié)構(gòu)。這種設(shè)計的好處簡化了電源線和連接線，減少了相互的干擾，提高了power delivery的效率。

除了上述Fab制程及工藝的發(fā)力，先進封裝在英特爾制造2025也起到舉足輕重的作用。下面我們簡單的來介紹英特爾主推的先進封裝工藝。英特爾的嵌入式多芯片互連橋（Embedded Multi-Die Interconnect Bridge：EMIB）是英特爾主推的2.5D芯片互聯(lián)技術(shù)，具有高性能、高密度和高能效等特點。相比于硅轉(zhuǎn)接板2.5D技術(shù)， EMIB技術(shù)更靈活，成本也更低。在bridge die區(qū)域的FLI bump pitch目前可以量產(chǎn)45 um。英特爾也曾透露其正在研發(fā)更小的bump pitch。

英特爾在2019年推出了Foveros 3D stacking芯片封裝技術(shù)，首次為CPU處理器引入3D堆疊設(shè)計，可以實現(xiàn)芯片上堆疊芯片，而且能整合不同工藝和用途的芯片。Foveros在希臘語中意思是“獨特的”。首款Foveros產(chǎn)品Lakefield整合了英特爾10nm工藝的CPU和基于22nm工藝的低功耗IO die。在IO die中有大量的TSV硅穿孔，負責(zé)聯(lián)通CPU和基板的電通信和Power delivery。Lakefield的volume并不是很大，英特爾主用該產(chǎn)品來試產(chǎn)Foveros 3D stacking這一封裝技術(shù)。英特爾計劃在2023年第一次利用Foveros封裝技術(shù)大規(guī)模量產(chǎn)消費級CPU處理器Meteor Lake。bump pitch將會是在36um左右。

英特爾在2022年推出的Ponte Vecchio (PVC) 是將Foveros和EMIB兩者合在一起。PVC一共集成了63個chiplets, 包括11個EMIB bridge dies, 使用到了五個silicon nodes。PVC很可能是史上封裝意義上最為復(fù)雜的高性能處理器了。

為了進一步提升通信帶寬，相比于Foveros，混合鍵合技術(shù)可以是的bump pitch縮小到10 um以下， 進而可以將封裝的互連密度提高10倍甚至100倍以上?；旌湘I合技術(shù)提供更高的互連密度、更大的帶寬以及更低的功耗。英特爾可能會將其混合鍵合技術(shù)應(yīng)用到服務(wù)器級的處理器Diamond Rapids上。

總上所述，英特爾如果能保證在關(guān)鍵技術(shù)上不跳票，作者預(yù)測在2025年追上臺積電最先進的制程和封測技術(shù)是大概率事件。另外，英特爾能不能將其制造成本接近甚至低于臺積電也是另一個有趣的看點。