「現(xiàn)在AI 晶片短缺，缺的不是晶片，而是缺CoWoS 封裝產(chǎn)能?！古_積電董事長劉德音去年9 月受訪時的回答，讓這項臺積電默默耕耘了超過十年的技術(shù)，一躍而成為全球關(guān)注焦點。
由生成式AI 激發(fā)的硬體需求，也連帶使得「先進封裝」不僅成為全球投資人的追逐的熱門關(guān)鍵字，更是半導(dǎo)體產(chǎn)業(yè)顯學(xué)，從晶圓代工、記憶體到封測廠都紛紛投入先進封裝技術(shù)的研發(fā)與產(chǎn)能擴增。
主導(dǎo)先進封裝市場的臺積電，屢屢在其法說會中強調(diào)正在全力擴充產(chǎn)能，包含擴增在竹南、中科的產(chǎn)能，甚至可能在嘉義興建先進封裝廠房；從英特爾的布局也能看出它同樣看重先進封裝的發(fā)展，英特爾2023 年在馬來西亞檳城剛落成的新廠，正是著眼于布建先進封裝產(chǎn)能。
封測廠龍頭日月光當(dāng)然也沒缺席先進封裝賽局，除了集團旗下矽品已經(jīng)是CoWoS 后段封測的供應(yīng)商外，日月光也正在高雄廠擴充先進封裝產(chǎn)能。
而記憶體廠也正全速追趕先進封裝產(chǎn)能。去年獨家供應(yīng)NVIDIA AI 晶片中HBM 的SK 海力士，近期傳出預(yù)計投入10 億美元發(fā)展先進封裝，并將先進封裝視做「未來50 年半導(dǎo)體的發(fā)展重心」。
事實上，先進封裝并非新玩意。若攤開封裝技術(shù)發(fā)展歷史，2000 年無疑是一道分水嶺，從這一年開始，封裝技術(shù)從傳統(tǒng)的打線與覆晶方式，走向在晶圓上進行多數(shù)或全部封裝測試程序的「晶圓級封裝」。
而在2023 年后聲名大噪的2.5D 封裝，其實早在2010 年即已問世，只是過去因為成本問題，采用的廠商相對有限，多以高效能運算晶片為主。鴻海半導(dǎo)體策略長蔣尚義曾回憶起CoWoS 技術(shù)一開始乏人問津的狀況，甚至讓當(dāng)初提出要做先進封裝的他「在公司變成一個笑話」。他同時透露，第一個愿意采用成本高昂CoWoS 技術(shù)的公司其實是華為。
▲ 由麥肯錫所整理的半導(dǎo)體封裝技術(shù)演進史，2000年后技術(shù)演進加速。（Source：麥肯錫）
相較于2D 封裝技術(shù)，2.5D 封裝是透過在晶片和IC 載板中間放置一項中介層，平行推疊不同晶片。臺積電的CoWoS 幾乎已成為2.5D 封裝代名詞，CoWoS 即是在晶片和SiP 基板之間插入矽中介層，并以矽穿孔(TSV，Through-Silicon Via) 連接上下的金屬層，克服過去SiP 基板難以高密度布線而限制了晶片數(shù)量的難關(guān)。
盡管被臺積電搶盡風(fēng)頭，過往在CPU 封裝累積雄厚技術(shù)實力的英特爾仍不容小覷，它在2.5D 封裝戰(zhàn)場上是以EMIB 技術(shù)應(yīng)戰(zhàn)。和CoWoS 不同的是，EMIB 并未采取矽中介層，這項技術(shù)的關(guān)鍵在于埋藏在封裝基板內(nèi)、用來連接裸晶的「矽橋(Silicon Bridge)」。相較于采用大片矽中介層的方案，英特爾認為其EMIB 更具成本優(yōu)勢。
而過去幾年積極耕耘晶圓代工市場的三星同樣端得出2.5D 封裝服務(wù)，自家的I-Cube 技術(shù)過去正是鎖定HPC 晶片的應(yīng)用。它在2021 年推出I-Cube4 時，即主打?qū)⒍鄠€邏輯晶粒和HBM 放置在矽中介層，異質(zhì)整合成一顆晶片。
隨著摩爾定律來到發(fā)展極限，加上生成式AI 引爆的龐大算力需求，以及終端產(chǎn)品越往輕薄短小的道路前進，晶片勢必將繼續(xù)往更多電晶體、更強大的運算能力、更低功耗表現(xiàn)發(fā)展。
也因此，封裝技術(shù)從2.5D 邁向3D 無疑是必然的發(fā)展。
3D 與2.5D 封裝簡單說明其差異，就在于2.5D 晶片的堆疊是在中介層上采平行堆疊，而3D 封裝的堆疊則是垂直立體的堆疊。3D 封裝的優(yōu)勢則是在于能透過堆疊的方式創(chuàng)造一個晶片中塞進更多電晶體、不同裸晶之間距離的縮短也能大幅提升傳輸效率提升，并減少傳輸時的功率損耗。
臺積電在3D IC 技術(shù)的布局當(dāng)仁不讓。它的SoIC 技術(shù)采用晶圓對晶圓(Wafer-on-wafer) 的鍵合技術(shù)。SoIC 技術(shù)將同質(zhì)和異質(zhì)小晶片整合至單個類似SoC 的晶片中，具有更小尺寸和更薄的外形，并且能整合到2.5D 的CoWoS 或是InFO 上。從外觀上看，SoIC 就像一個通用的SoC 晶片，但異質(zhì)整合各項功能。
英特爾在3D 封裝則是布局從了3D Foveros 技術(shù)，從它的結(jié)構(gòu)來看最下層是封裝基底，之上放置一個底層晶片，作為中介層功能。在中介層里有大量的TSV 3D 矽穿孔，負責(zé)讓上層晶片和模組與系統(tǒng)其他部分連結(jié)，達到傳輸?shù)哪康摹?/span>
三星的X-Cube 3D 封裝技術(shù)則是使用TSV 工藝，目前三星的X-Cube 測試晶片已經(jīng)能夠做到將SRAM 層堆疊在邏輯層之上，通過TSV 進行互聯(lián)，采用自7nm EUV 制程技術(shù)。
強敵環(huán)伺，臺積電以完整生態(tài)系應(yīng)戰(zhàn)
目前因承接NVIDIA AI 晶片制造大單而在先進封裝市場具主導(dǎo)地位的臺積電，除了持續(xù)布局更先進的封裝技術(shù)之外，更是積極推廣其3D Fabric 平臺。
這項平臺除了將三大關(guān)鍵封裝技術(shù)CoWoS、InFo、SoIC 納入外，還已擴張成產(chǎn)業(yè)聯(lián)盟，包含EDA、IP、DCA/VCA、記憶體、封測、基板、測試供應(yīng)廠都已加入，目標(biāo)打造3D Fabric 完整生態(tài)系、強化創(chuàng)新與提升客戶采用意愿。
這個聯(lián)盟已讓半導(dǎo)體上游供應(yīng)鏈重量級廠商都積極參與，就連被視作有競爭關(guān)系的封測廠Amkor、日月光、矽品都是成員，完整的供應(yīng)體系成為臺積電在提供先進封裝代工服務(wù)上的一大優(yōu)勢。
▲ 臺積電3D Fabric 聯(lián)盟成員，從EDA 到封測大廠皆入列。（Source：臺積電）
相較之下，英特爾盡管有發(fā)展多年的雄厚技術(shù)底蘊，并且提出可獨立提供晶圓制造或封測的服務(wù)，但因其缺乏代工市場經(jīng)驗，成為拓展先進封裝市占率的劣勢。另一方面，相較于臺積電，三星則是受限于其先進制程良率問題，讓IC 設(shè)計公司在考量外包一條龍制造服務(wù)下，優(yōu)先選擇良率更穩(wěn)定的晶圓代工廠。
文章來源：TechNews??作者：Pin
原文地址：https://technews.tw/2024/03/18/the-era-of-heterogeneous-integration-arrives-who-will-dominate-the-advanced-packaging-field/
封面圖來源：Image By vecstock
原文始發(fā)于微信公眾號（艾邦半導(dǎo)體網(wǎng)）：異質(zhì)整合時代來臨，誰將主宰先進封裝領(lǐng)域?
