「現(xiàn)在AI 晶片短缺，缺的不是晶片，而是缺CoWoS 封裝產(chǎn)能?！古_(tái)積電董事長(zhǎng)劉德音去年9 月受訪時(shí)的回答，讓這項(xiàng)臺(tái)積電默默耕耘了超過(guò)十年的技術(shù)，一躍而成為全球關(guān)注焦點(diǎn)。
由生成式AI 激發(fā)的硬體需求，也連帶使得「先進(jìn)封裝」不僅成為全球投資人的追逐的熱門(mén)關(guān)鍵字，更是半導(dǎo)體產(chǎn)業(yè)顯學(xué)，從晶圓代工、記憶體到封測(cè)廠都紛紛投入先進(jìn)封裝技術(shù)的研發(fā)與產(chǎn)能擴(kuò)增。
主導(dǎo)先進(jìn)封裝市場(chǎng)的臺(tái)積電，屢屢在其法說(shuō)會(huì)中強(qiáng)調(diào)正在全力擴(kuò)充產(chǎn)能，包含擴(kuò)增在竹南、中科的產(chǎn)能，甚至可能在嘉義興建先進(jìn)封裝廠房；從英特爾的布局也能看出它同樣看重先進(jìn)封裝的發(fā)展，英特爾2023 年在馬來(lái)西亞檳城剛落成的新廠，正是著眼于布建先進(jìn)封裝產(chǎn)能。
封測(cè)廠龍頭日月光當(dāng)然也沒(méi)缺席先進(jìn)封裝賽局，除了集團(tuán)旗下矽品已經(jīng)是CoWoS 后段封測(cè)的供應(yīng)商外，日月光也正在高雄廠擴(kuò)充先進(jìn)封裝產(chǎn)能。
而記憶體廠也正全速追趕先進(jìn)封裝產(chǎn)能。去年獨(dú)家供應(yīng)NVIDIA AI 晶片中HBM 的SK 海力士，近期傳出預(yù)計(jì)投入10 億美元發(fā)展先進(jìn)封裝，并將先進(jìn)封裝視做「未來(lái)50 年半導(dǎo)體的發(fā)展重心」。
▲ 臺(tái)積電、英特爾、三星、日月光的先進(jìn)封裝布局。
先進(jìn)封裝已發(fā)展超過(guò)10 年
事實(shí)上，先進(jìn)封裝并非新玩意。若攤開(kāi)封裝技術(shù)發(fā)展歷史，2000 年無(wú)疑是一道分水嶺，從這一年開(kāi)始，封裝技術(shù)從傳統(tǒng)的打線與覆晶方式，走向在晶圓上進(jìn)行多數(shù)或全部封裝測(cè)試程序的「晶圓級(jí)封裝」。
而在2023 年后聲名大噪的2.5D 封裝，其實(shí)早在2010 年即已問(wèn)世，只是過(guò)去因?yàn)槌杀締?wèn)題，采用的廠商相對(duì)有限，多以高效能運(yùn)算晶片為主。鴻海半導(dǎo)體策略長(zhǎng)蔣尚義曾回憶起CoWoS 技術(shù)一開(kāi)始乏人問(wèn)津的狀況，甚至讓當(dāng)初提出要做先進(jìn)封裝的他「在公司變成一個(gè)笑話」。他同時(shí)透露，第一個(gè)愿意采用成本高昂CoWoS 技術(shù)的公司其實(shí)是華為。
▲ 由麥肯錫所整理的半導(dǎo)體封裝技術(shù)演進(jìn)史，2000年后技術(shù)演進(jìn)加速。（Source：麥肯錫）
相較于2D 封裝技術(shù)，2.5D 封裝是透過(guò)在晶片和IC 載板中間放置一項(xiàng)中介層，平行推疊不同晶片。臺(tái)積電的CoWoS 幾乎已成為2.5D 封裝代名詞，CoWoS 即是在晶片和SiP 基板之間插入矽中介層，并以矽穿孔(TSV，Through-Silicon Via) 連接上下的金屬層，克服過(guò)去SiP 基板難以高密度布線而限制了晶片數(shù)量的難關(guān)。
盡管被臺(tái)積電搶盡風(fēng)頭，過(guò)往在CPU 封裝累積雄厚技術(shù)實(shí)力的英特爾仍不容小覷，它在2.5D 封裝戰(zhàn)場(chǎng)上是以EMIB 技術(shù)應(yīng)戰(zhàn)。和CoWoS 不同的是，EMIB 并未采取矽中介層，這項(xiàng)技術(shù)的關(guān)鍵在于埋藏在封裝基板內(nèi)、用來(lái)連接裸晶的「矽橋(Silicon Bridge)」。相較于采用大片矽中介層的方案，英特爾認(rèn)為其EMIB 更具成本優(yōu)勢(shì)。
而過(guò)去幾年積極耕耘晶圓代工市場(chǎng)的三星同樣端得出2.5D 封裝服務(wù)，自家的I-Cube 技術(shù)過(guò)去正是鎖定HPC 晶片的應(yīng)用。它在2021 年推出I-Cube4 時(shí)，即主打?qū)⒍鄠€(gè)邏輯晶粒和HBM 放置在矽中介層，異質(zhì)整合成一顆晶片。
隨著摩爾定律來(lái)到發(fā)展極限，加上生成式AI 引爆的龐大算力需求，以及終端產(chǎn)品越往輕薄短小的道路前進(jìn)，晶片勢(shì)必將繼續(xù)往更多電晶體、更強(qiáng)大的運(yùn)算能力、更低功耗表現(xiàn)發(fā)展。
也因此，封裝技術(shù)從2.5D 邁向3D 無(wú)疑是必然的發(fā)展。
3D 與2.5D 封裝簡(jiǎn)單說(shuō)明其差異，就在于2.5D 晶片的堆疊是在中介層上采平行堆疊，而3D 封裝的堆疊則是垂直立體的堆疊。3D 封裝的優(yōu)勢(shì)則是在于能透過(guò)堆疊的方式創(chuàng)造一個(gè)晶片中塞進(jìn)更多電晶體、不同裸晶之間距離的縮短也能大幅提升傳輸效率提升，并減少傳輸時(shí)的功率損耗。
臺(tái)積電、英特爾、三星沖刺3D 封裝技術(shù)
臺(tái)積電在3D IC 技術(shù)的布局當(dāng)仁不讓。它的SoIC 技術(shù)采用晶圓對(duì)晶圓(Wafer-on-wafer) 的鍵合技術(shù)。SoIC 技術(shù)將同質(zhì)和異質(zhì)小晶片整合至單個(gè)類似SoC 的晶片中，具有更小尺寸和更薄的外形，并且能整合到2.5D 的CoWoS 或是InFO 上。從外觀上看，SoIC 就像一個(gè)通用的SoC 晶片，但異質(zhì)整合各項(xiàng)功能。
英特爾在3D 封裝則是布局從了3D Foveros 技術(shù)，從它的結(jié)構(gòu)來(lái)看最下層是封裝基底，之上放置一個(gè)底層晶片，作為中介層功能。在中介層里有大量的TSV 3D 矽穿孔，負(fù)責(zé)讓上層晶片和模組與系統(tǒng)其他部分連結(jié)，達(dá)到傳輸?shù)哪康摹?/span>
三星的X-Cube 3D 封裝技術(shù)則是使用TSV 工藝，目前三星的X-Cube 測(cè)試晶片已經(jīng)能夠做到將SRAM 層堆疊在邏輯層之上，通過(guò)TSV 進(jìn)行互聯(lián)，采用自7nm EUV 制程技術(shù)。
強(qiáng)敵環(huán)伺，臺(tái)積電以完整生態(tài)系應(yīng)戰(zhàn)
目前因承接NVIDIA AI 晶片制造大單而在先進(jìn)封裝市場(chǎng)具主導(dǎo)地位的臺(tái)積電，除了持續(xù)布局更先進(jìn)的封裝技術(shù)之外，更是積極推廣其3D Fabric 平臺(tái)。
這項(xiàng)平臺(tái)除了將三大關(guān)鍵封裝技術(shù)CoWoS、InFo、SoIC 納入外，還已擴(kuò)張成產(chǎn)業(yè)聯(lián)盟，包含EDA、IP、DCA/VCA、記憶體、封測(cè)、基板、測(cè)試供應(yīng)廠都已加入，目標(biāo)打造3D Fabric 完整生態(tài)系、強(qiáng)化創(chuàng)新與提升客戶采用意愿。
這個(gè)聯(lián)盟已讓半導(dǎo)體上游供應(yīng)鏈重量級(jí)廠商都積極參與，就連被視作有競(jìng)爭(zhēng)關(guān)系的封測(cè)廠Amkor、日月光、矽品都是成員，完整的供應(yīng)體系成為臺(tái)積電在提供先進(jìn)封裝代工服務(wù)上的一大優(yōu)勢(shì)。
▲ 臺(tái)積電3D Fabric 聯(lián)盟成員，從EDA 到封測(cè)大廠皆入列。（Source：臺(tái)積電）
相較之下，英特爾盡管有發(fā)展多年的雄厚技術(shù)底蘊(yùn)，并且提出可獨(dú)立提供晶圓制造或封測(cè)的服務(wù)，但因其缺乏代工市場(chǎng)經(jīng)驗(yàn)，成為拓展先進(jìn)封裝市占率的劣勢(shì)。另一方面，相較于臺(tái)積電，三星則是受限于其先進(jìn)制程良率問(wèn)題，讓IC 設(shè)計(jì)公司在考量外包一條龍制造服務(wù)下，優(yōu)先選擇良率更穩(wěn)定的晶圓代工廠。
文章來(lái)源：TechNews??作者：Pin
原文地址：https://technews.tw/2024/03/18/the-era-of-heterogeneous-integration-arrives-who-will-dominate-the-advanced-packaging-field/
封面圖來(lái)源：Image By vecstock
原文始發(fā)于微信公眾號(hào)（艾邦半導(dǎo)體網(wǎng)）：異質(zhì)整合時(shí)代來(lái)臨，誰(shuí)將主宰先進(jìn)封裝領(lǐng)域?
